Bài giảng Thiết kế logic số: Lecture 2.5 - TS. Hoàng Văn Phúc

Bài giảng Thiết kế logic số: Lecture 2.5 do TS. Hoàng Văn Phúc biên soạn nhằm mục đích phục vụ cho việc giảng dạy. Nội dung bài giảng gồm: Phát biểu đồng thời, mô hình FSM và testbench trên VHDL, nắm được cách sử dụng các phát biểu đồng thời, cách mô tả FSM và viết testbench trên VHDL.

Từ khóa: Bài giảng Thiết kế logic số, Thiết kế logic số, Phát biểu đồng thời, Gán tín hiệu, Bộ đếm cấu hình